
§· 数字逻辑概论
• 数字信号描述方法
电信号{模拟电信号: 连续
电信号《模拟电信号》连续数字电信号:离散
数字信号四插述方法
(1) 0, 1 数码 { 老示教量时和二进制数
(1) 0, 1 数码 < 老示数量时和二进制数 表示事物状态时称二值逻辑
心逻辑电平《高电平:电压 VH(min)~+Voo
(3) 逻辑电平 { 高电平 : 电压 VHCmin, ~ +VDD 1 (低电平 : 电压 0 ~ VCcmax) 0
(3) 数等波形
一般采用二值数字逻辑
实际脉冲波形及主要参数
0 幅值
②上升时间 tr (hs) 10% km - 9% km 研经历的时间
⑤下降时间 tf (ns)
田周期十 频率十二十
四脉冲宽度机 上升5%加一下降5%加
① 占层比 Q = 禁×100%
2 裁制
(1) 数制·计数规则(构成方法+进位规则)
十进制:采用0~9数码,逢心进门
推 55.316 = 5×10' + 5×10' + 3×10') + 1×10' + 6×10'3 - 節支行於 (AA) = $\frac{2}{5}$ (E×10')
132782670 0070 12-4 12-7
₹数位权
R进制·MR为基数的计数体制



②小数号分
加拉拉花
e.g. $(0.675)_{10} = 0.5 + 0.175 = 2^{-1} + 2^{-3} = (0.101)_{1}$
重复乘以2取整法 (0.3175) _D = (0.0101) _B
e.g. 10.3175×2=0.675 取 0
0.625 × 2 = 1.25
0.75 × 2 = 0.5
0.5×2 = 1.0
e.g. 爱礼转换误差小于1名
$P 2^{-m} \le 1\% \Rightarrow m \ge \frac{2}{4^2} = 6.64$
即转换到小数点后第7位
(3) 其他不同数制之间的转换
二 — 十六:将4位二进制看作一个整体
57 二进制的水数点为基准。
将小数点左边的整数从右到左每4个分为一组;
··· 右 ··· 从左到右 ···
沿海组数以1个十六位数代替
e.g. = 1101 1001 1011 0011 .0100
ナ → ナ 六
方法0: 十→ = → 十六
方法D:仿照十→二"的方法
$e.g.$ $16 650$ 2 8 $(650)_{0} = (28A)_{H}$ $(650)_{0} = (28A)_{H}$

3 二进制数的异本运真
(1) 二进制数的真术运算
①加法运算和十进制类的 "逢二进一"
②城法运车
3 来流运算
$0 \times 0 = 0$ $0 \times 1 = 0$ $1 \times 0 = 0$ $1 \times 1 = 1$
四 陈法运车
0+1=0 1+1=1
四有符号数的表示
计算机无法识别(+)/(-) ⇒将+/-也用0/1老示
机器数/机器码:将数以符号和数值部分均用0.1进行
编码所表示出来的二进制数
真值、用+1-表示出来以十进制数或二进制数。
机谷数 无符号数 所有二进制证均用来无不数值
有行多数:数以行号和编码的用二进制编码表示
正0 (原码:最高位符号,其宋相同
发1 反码·最高位符号, 正数与原码相同,
页数接位取反
神码:"模'指一个系统心量程
eg. 时钟模为12, 4位=进制数模为16
科码证科码》原码 8位二进制数模为256
城东某数可用加上其科码代替
最高位符号,正数与原码相同,
负数按位取反后,在最低位+1

(>)补码如极远真

[X] + [Y] = [X+Y] A

[X]N - [Y]N = [X]N + [-Y]N = [X-Y]N

强意.:

① 考与远真的操作均为补码

②符号位和数值位按同样以规则考加运算,结果的符号位由运算得出.

③补码总是对确定的模而言,如果远算结果超过3模,则丢掉模(即进位)才的得到证确结果

"溢出" 》位扩展

△ n位有行号而二进制数m原码、反码和补码 m数值范围

原码: -(2ⁿ⁻¹-1) ~ +(2ⁿ⁻¹-1)

反码: -(2ⁿ⁻¹-1)~ +(2ⁿ⁻¹-1)

孙码: -2ⁿ⁻¹ ~ +(2ⁿ⁻¹-1)

4 二进制代码

码制:编制代码所要遵循品规则

二进制代码。将若干个二进制数码(0和1)按一号规律排列包来表示某种特色证信息, 称为二进制代码编码 用以位二剂数表示20个不同证信息, 给每个信息规号一个具体证二进制数编码, 这个过程为编码

(Binary - Coded - Decimal)

用二进剂编码表示的一进制数,高程BCO码

23~10~24 与需要4位三进制数

16种组合 》这样10种表示 3 每种方案表示-种BCD码

e.g. 8421BCD码 (最端用)

十进剂数 ⇔ BCD码

(97)0 () (1001 0111) BCD

注意:"十进制与二进制转换"与"用BCD码表示十进制数"

概念不同!

无权码

余3码

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

码

余3循

0010

0110

0111

0101

0100

1100

1101

1111

1110

1010

0000		几种	常用的B	CD代
0001	The Control Service	"权"	3.0 (S.0.10) UA-	
0010	十进制	8421码	2421 码	5421 型
0011	数码	~~~	and the second of the	ST APPLICATION AND
0100	0	0000	0000	0000
0101	1	0001	0001	0001
0110	-	0010	0010	0010
0111	2	0010		121 23
1000	3	0011	0011	0011
1001	4	0100	0100	0100
1010	5	0101	1011	1000
1011	6	0110	1100	1001
1100	7	0111	1101	1010
1101	-	2230	1000000	55,506;
1110	8	1000	1110	1011
1111	9	1001	1111	1100

(2) 格雷码

无权码、循环码、反射码

特点。因为相邻代码(包括首和尾)之间仅有一位取值不同

回最高位的0和1只改变一次;若以最高位的0和1交界为轴,其他位的代码是上下对称的。

用途、主要用于角度编码 (不附直接进行集标运算) 二进制码转换为格雷码

- ①格雷码的最高位与二进制码的最高位相同
- ②从左到右,逐一将:进制码相邻:位相加(笔玄进位),

作为格雷码的下一位。
e.g. = 进制码 101101
格雷码 1 1 0 1 1
(3) ASCII 码和奇偶校验码
ASCII码:七位二进制编码 共128个
奇偶校验码:有效信息以位)+检验位(1位)
《奇检验码·信息位和检验位中*1*个数之和为奇数 偶检验码:信息位和检验位中*1*个数之和为偶数
偶检验码:信息位和检验位中"1"个数之和为偶数
发送端接收满
由编码器根据信息位 通过检测器检查
编码产生奇偶检验位 含小个数小奇偶
注意. D 只有检销的力, 无创错的力
⑤ 只够发现单个错误,不够发现双错

多2 逻辑代数	
1 逻辑代数简介	
George Boole 逻辑代数/布尔什	论数
按一号逻辑规律进行	这真心代数
Claude E. Shannon 布尔代数集分析继电器	后的有效方式
"二值逻辑"	
在数字电路中《杂件→输入信号	
条件和结果的状态用逻辑"和"的"未	をぶ
2 逻辑运算和集成逻辑门简介	
(1) 基本逻辑运算	
5 与门电路 & & L	A
$L = A \cdot B$	
或门电路 8二三二人	A
L = A + B	
非门电路 A————————————————————————————————————	A —
$L = \overline{A}$	表示反相
(2) 复合逻辑运算	
与非逻辑运算 L= A·B	8
或非逻辑运算 L=A+B	A
异或逻辑运真	
A.B相同时,输出L=0	8 = 1 - L
A. B不同时, 新出し=1	A —
$L = A \oplus B = \overline{A}B + A\overline{B}$	в <i>//</i>

同或逻辑运			
A、B相同日	寸. 输出二	A	L
A. B不同时	·输出L=0		
L = AOB	$= AB + \bar{A}\bar{B}$		
(3) 三点门			
有三种可触	in 4/14: 0.1	. Z EN ——	
又指输出	ら高阻忘	A	
又意味着新	的人与输出之间是	断开的	
真值表	•	4	
使够EN	输入A	新出上	
	0	0	
l	K	1	
0	X	Z	
山集成电路岸	7		
•			
集成电路	单极型		
集成电路	混合型		
传输证迟	: 输出滞后于	统入	
	高分低 延	EZZ TOHL	
	低力为五		
		Cation tpd = 之1女	pHL + tplm
3 逻辑代数的基	基本是理和规则		
(1) 逻辑代数基	本学律		
	A.0 = 0	A+0=A	
•	λ . Λ	Λ . 1	

② 对反变量的外的非号保持不变 e.g. $L = \vec{A} \cdot \vec{B} + C \cdot D$ $\bar{L} = (A+B) \cdot (\bar{C}+\bar{D})$ 对偶规则 "或"与"互换, 0.1互换 得到1四对偶式 L' eg. L = (A+B)(A+C) $L' = A \cdot \overline{B} + A \cdot C$ 4 逻辑函数及其表示方法 输入(条件) →输出(结果) 逻辑函数(Logic Futtion) example. 川逻辑真值表 开关A.B 上(1) 下(0) 灭的亮的 火灯 L A B 0 ĀB 0 0 0 AB 四跨辑函数表达式 L = AB + AB 步骤: ①把每个输出为1的一组输入变量组合多成乘积场 ② 乘积顶中,逻辑值,用原至量,0用反差量表示

③ 将乘积吸进行逻辑或

注意。 ①输入安量问是"与" 输出状态的组合是"或 ②对A.B.L,取值1用原至量、0用及是表示 的逻辑图 (4) 7度开发 (5)卡诺图 (b) 硬件描述语言 (HDL) 5 逻辑函数的代数化高法 (1) 逻辑函数表达式证形式 与一或表达式 积记和 成一与表达式 和之积 (2) 逻辑函数的代数化高法 如何判断"与一或"最高? 0包含"与"极的个数量少 回每个"与"级中的变量数最少 化局的国家方法 @ 图解法(卡诺图法) D 公式法(代数法) 并该法 $A + \overline{A} = 1$ (元后介绍) 吸收证 A + AB = A消玄弦 A + AB = A + B 配吸弦 $A = A(B + \bar{B})$

的逻辑函数表达式的多换

一种集成电路芯片内部通常只有一种类型的逻辑门。

为了城少门的种类, 适应芯片的情况, 需要

变换逻辑表达式

e.g. 与非

$$L = A(B+c) = AB + AC$$

0 取非2次

$$= \overline{AB + AC}$$

回摩根管理

$$= \overline{AB \cdot AC}$$

或非

$$L = \overline{A}\overline{B}C + A\overline{B}\overline{C}$$

 $= \overline{\overline{A} \overline{B} C} + \overline{\overline{A} \overline{B} \overline{C}}$

$$= \overline{A + B + \overline{c}} + \overline{A + B + C}$$

$$= \overline{\frac{\overline{A} + B + \overline{C}}{\overline{A} + B + C}}$$

Note O所有m逻辑电路可以只用与非门实现,

也可以只用或非门实现.

$$\begin{array}{c|c} A & \longrightarrow & A & \longrightarrow$$

6 逻辑函数如卡诺图化局法

逻辑函数表达式 {与一或表达式 → 最小项表达式 □ 表表形式 | 或一与表达式 → 最大项表达式

(1) 逻辑函数的最小吸表达式

最小级 在的变量逻辑函数中,若一个乘积级包含 3全部的几个变量,每个变量都以它的原 变量或非变量的形式在乘积级中出现1次

化个变量的最小没有之"个最小没的确当

E.g. ABC =进制 000 → +进制 0 100 m.
ABC =进制 001 → +进制 1 100 m.

最小吸流性质

- DY最小级,输入妥量只有一组取值使其值为1,其它各组取值均使它为0.
- @ Y取值,任意两个最小级乘积为0
- ③ 1-组取值,全体最小级之和为1

最小级表达式/标准与一或式

每个'与'顶都是最小顶

e.g. L(A.B.C) = AB+AC

= AB(C+c) + A(B+B)C

= ABC + ABC + ABC + ABC

= m7 + m6 + m3 + m,

= Zm(7, 6, 3, 1)

逻辑函数支持的最小项数达式				
① 多挨为乘积吸之和				
② 用 A + Ā =1 西21及				
12) 逻辑函数的最大吸表达式 15最小及	粒	S \$\frac{1}{2}	类似)
最大级每一个或设有电台全部几个				
最大吸血偏多 Mi		•	•	
对于一个最大项,输入安量只有一位	a -	· 2#	制	\$ 6
使其取值为口,与该组二进制数对表				
是该最大级的下标编号	2 "	-, (24 A.	1-62X
e.g. $\overline{A} + \overline{B} + C$	์ วั,			
$A = 1 B = 1 C = 0 \longrightarrow \overline{A} + \overline{B}$		- C	= 0	'
$110 \longrightarrow 6 \longrightarrow N$	16			
最大吸证性质				
D Y 最大级, 只有一组变量的取值使:	其仁	直少	60	
② Vニ最大吸之和为1				
③ 4一组变量取值,全体最大吸气积为	90			
最大级表达式/标准或一与式				
A最小级与最大级的关系 Mi = mi				
e.g. 某电路真值表加下, 试写出最小项和自	夏 1	\1 3	君社	法
①最小项表达式:将上三各最小级相助口		B (L
	1.50	0 (0 Ms
$L(A,B,c) = m_3 + m_5 + m_6$	0	0	1	0 14,
= Zm(3,5,6)	0	1 (0	0 1/1/2
= ABC + ABC + ABC		1		$1 \rightarrow m_3$
·		0 (0 /My
回最大项表达式,将100各最大项相乘	1	1 4	1	$1 \rightarrow m_5$
$L(A,B,C) = M_0 \cdot M_1 \cdot M_2 \cdot M_4 \cdot M_7$	1	1	1	$1 \rightarrow m_6$ $0 1 \rightarrow m_7$

= TM(0.1.2,4,7) = (A+B+C)(A+B+C)(A+B+C) (A+B+c)(A+B+C) (3) 朱海岸而引生 口相邻最小场 只有一个多量至为反变量 ②填气规则、逻辑相邻和几何位置相邻一致 ③"折叠展开" 17 - 变量卡诺图 0 前两妻星卡诺图 0 2 (11) 三夏星卡诺图 2 iv) 四度量卡诺图 2 5 13 15 14 12 9 1) 10 11 14) 逻辑函数的卡诺图表示法 方法①逻辑函数 → 最小吸表达式 ②填写卡稀图 图 上中到出的最小项, 填 1 L中不存在的最小级.旗口 40逻辑函数的卡诺图化简弦 化的依据、相邻有一项引相反项 化简为骤 ①逻辑函数 — 最小顶之和

- ②填写卡诺图
- ⑤画包围圈,每个包围圈含2个方格
- (P) 34年12月图的乘积级。 将所有包围图的乘积级相加。

画包围圈的一般规则

- D 国内方格数2°个, n=0,1,2,...
- 回相邻方格包括上下底、左右边、四个角
- ③一个方格可被重复包围
- 四 圆内方格尽可够多,包围圈数目尽可够少

(5)具有无关吸加逻辑函数化高

无关场

无关项的处理 化简时可以取口或1.使函数 尽可够简化用"d","x"表示

单输出逻辑函数的化局

方法 ①列真值表

回画卡诺图

西面包围圈

e.g. L(A, B, C, D) = Zm(5, 6, 7, 8,9)+Zd(10, 11,12,13,14,5)

AB	Doo	01	11	10
00	0	0	0	0
01	0			1
-11	X	X	X	X
10	1	1	X	X

1,2,4.8

L(A,B,C,D) = A + BC + BD


多输出逻辑函数的化简

tips: 找其同部分,使整体最同(成本降低)

e.g. L, (A, B, C) = \(\gamma m(0, 4, 5, 6, 7) \)

Lz (A.B. C) = Z m(0.6.7)

(L_1)	21			
A	BC00	01	11	10
0	1	0	0	0
1	1	1	1	1



考虑共享乘积级 ABC L, (A,B,C) = A+ABC L, (A,B,C) = AB+ABC 不考虑共享乘积级 ABC L, (A,B,C) = A+BC L, (A,B,C) = AB+ABC

7 逻辑门的精代符号

桁-作行号:

$$A \longrightarrow L$$
 $A \longrightarrow L$

如何将标准符号多为替代符号

①把标准符号的输出和每一个输入反相

回运算符号"与"→ "或"

替代科号

$$A \longrightarrow A \longrightarrow A \longrightarrow A \longrightarrow A$$

注意。①导致逻辑行号可以推广到具有更多输入诸岛门电路

②标准省号四输入端无小圆圈,
所有替代行号四输入诸都有小圆圈。
③每一种门的标准得多和替代行号都代表相同
而实际电路。
有效逻辑电平
输入或输出线上无外圆圈 → 高电平有效
输入或输出线上有小圆圈 —— 低电平有效

逻辑电路(组合逻辑电路)时序逻辑电路 1 组合逻辑电路可分析 (1) 组合逻辑电路加特点、 能物特征 四额入、输出间无反馈延迟通路 回电路中不含记忆单元 工作特征 电路的输出状态只取决于同一时刻的输入状态 四分析方法 ① 由逻辑图号出各输出端的逻辑表达式 @ 化简和变换 ③ 到出真值表 田分析确定电路功的 (文字表述) e.g. A D Z ①逻辑表达式 $L = Z \oplus C = A \oplus B \oplus C$ 巴乌真值表 $C | Z = A \oplus B |$ $L = (A \oplus B \oplus C)$ 多逻辑功够 奇数ケーノレニト


偶数个1,1=0

"奇核验电路"

多3. 组合逻辑电路

2 组合逻辑电路的设计
リガガは程
0 逻辑抽象
回到真值表
回当逻辑表达式
9 BK
の直逻辑图
少优化实现 用指笔芯片实现逻辑电路
单输出电路
相同输入端的与非门地与门或者或门所用晶体管少
多输出电路
考虑:"共享乘积项"
多级逻辑电路
0 禮取公因子
② 函数分解
3 组合逻辑电路中的竞争冒险
(1) 产生原因
信题过逻辑门有延迟时间
A D L A D L
不考虑的m延迟时间,且B=A
$L = AB = 0 \qquad L = A + B = 1$
考虑门m证证时间,且用非门实现B=A
A
B
L

竞争。当一个逻辑门的两个输入端的信息同时向相反响变化。 而变化的时间有差异的现象 冒险。两个输入端的信息取值的变化方向相反时,由竞争而 可够产生输出干扰脉冲心现象 四海探方法 0 发现书消除至补吸 1 = (A+B)(A+C) 当B=C=O时,L=AA可修出现竞争冒险 支挨しちL=AC+AB+BC 回增加乘积级避免互补吸相加 1 = AC + BC 当A=B=1 时,L=C+C 可修出现竞争冒险 L = AC + BC + AB ③输出端并联电各 4 编码器 编码:赋予二进制码会以的过程 编码器 普通编码器 任何时刻只知输入一个有效的编码信号 优先编码器:允许多个输入信息同时有效,仅对优先 级高的输入进行编码。 4级 -- 2线普通编码器 输入 输出 I_{2} $I_{\mathcal{S}}$ J_{o} I_{i}



5 译码器 二进制代码 详码 高低电平信号/其他代码 11) 二进制译码器 "多新人""多新生" れ个統入 1. η 2° 20个输出 二进制 A_{l} 一个使新新入端 貓 译码器 制纸 Ann Y2"-1 E 使够输入 2伐一4战译码器 = E Ā, Ā. = Em. $\overline{Y_i} = \overline{E \overline{A_i} A_o} = \overline{E m_i}$ $\overline{Y_2} = \overline{E \cdot A_1 \overline{A_0}} = \overline{E \cdot m_1}$ Y2 = EA.A. Y3 输出 貐 Ē K A. Ao X X 0 0 0 0 D 0

0


0

1

0

0

3成一级译码器




插入									输	4	k			
	Ez	$ar{ar{\mathcal{E}}}_{\!\scriptscriptstyle ar{\mathcal{E}}}$	E	Az	Α,	A.	Y.	T,	\overline{Y}_{2}	\overline{Y}_{3}	Y4	$\overline{Y_5}$	$\overline{Y_{i}}$	- Y ,
	χ	l	X	X	×	×	1			1	1	1	1	1
	X	×	l	×	X	×	1		1)))))
	0	X	X	X	×	×	r	1	1	1	1	1)	1
	ı	0	0	0	O	D	0	1	1	1	1	١	1	1
	ı	0	0	D	0		,	0))))))
	ı	0	0	0	ľ	O)	1	0	1	1))	1
	ı	0	0	0	ı	1	1	1	1	0	1	1	1	1
	ı	0	0	1	0	0)))	1	0)))
	ı	0	0	1	0	ı	1	1))	1	0	1)
	ı	0	0	i	١	0	1	1	1	1	1	1	D	1
	i	0	0	ı	ı	ı	,)	1)	1)	,	0

(2) 二一十进制许码器

功能:将8421BCD码译成10个状态输出

⇒ 4个输入端、10个输出端、输出低电平有效 当输出超过8421码的范围时(1010~111) 输出均高电平,此时没有有效译码输出。




BCD等例入				物出									
Az	Az	A	A.	\ \overline{\gamma_o}	7.	Yz	Y,	Yu	Ys	<u>Y</u> 6	<u>Y</u> 7	78	7,
0	b	0	0	0	ı	1	in	1	1		ı	1	١
0	0	0	ŧ	١	0	1	1	1)	ı	ı	ı
D	0	ı	O	1	(1)	0	1	ı	ı		1	ļ	+
0	0	i	ı	i		1	0	1	ļ	١	1		1
D	l	0	0	l,	1	ı	1	0	١	ı	ı	ı	1
O	1	0	16	I	I	١		1	0	1	ļ	ı	1
0	ı	ı	0	ı	ı	1	ı	ı	ı	0	١	1	1
l	0		1	ı	ı	1	ı	ı	ı	1	0	1	1
l	D	0	O	١	1)	1	ı	ı	1	ı	0	1
ı	O	อ	t	í	ı	ı	ı	١	ı	i	l	ı	0

e.g. 若二一十进制译码器输出。11.1101111 可以表示为16进制(3EF)的

的七段显示译码器

2段星示译码器 数字显示电路 { 译码驱动器 数码显示器 { 七段数字显示器 文品显示器



⑤ 通端 25 Hz < fc < 100 Hz

- 6 数据分配器与数据选择器
 - (1) 超据分配器 (相当中的排联)

数据分配将公英数据线上的数据根据需要 谈到不同的通道上去.

实现03成一8成许码器74H138 改多 A。A. A. 四值 将数据分面飞到不同 纳生物。

白三杰门

四数据选择器

从多个数据源中选择一路送到公民战路上

① 2选1数据选择器



逻辑者达式 Y = SD。+SD.

② 4选1数据选择器

Y = D. S. S. + D. S. S. + D. S. S. + D. S. S.

0 8选1 数据选择系

2个4弦1 + 1个2弦1

数据选择器的应用

山麦曼数=选通游数

用数据选择尽实现函数以与了歌:

- 口将函数多换为最小项表达式
- 回了上数据选择器处于使的状态,并将函数 证输入爱量与地址信号 52、5、5、品相连接
- 多将数括输入 D。~ D,指相应逻辑电平, 即在逻辑表达式中有的mi, 则相参则可, 其余为 D.

7 数值比较高与加强运算电路

的数值比较高

一位数值比较器

• • • • • • • • • • • • • • • • • • • •	V V. IV V					
真值表	A	В	FADB	FACB	FA=B	
	0	0	0	0	j	
	0	J	0	ı	0	
	1	0	1	0	0	
	ı	ı	D	D	1	

逻辑表达式 FAB = AB

二位数值比较高

A, B,	A. B.	FADE	FACB	FA=B	
A, >B,	Х	ı	0	0	
A, <b,< th=""><th>×</th><th>0</th><th>ı</th><th>0</th><th></th></b,<>	×	0	ı	0	
AI=BI	A. > B	l	O	0	
AI=B	Ao CBo	0	ı	0	
A1=B	$A_0 = B_0$	D	O	1	

$$F_{A7B} = A_1 B_1 + (A_1 B_1 + \overline{A} B_1) A_0 B_0$$

$$= F_{A_17B_1} + F_{A_1 = B_1} \cdot F_{A_17B_2}$$


$$F_{ACB} = \overline{A_1} B_1 + (A_1 B_1 + \overline{A}_1 B_1) \overline{A_2} B_0$$

$$= F_{A_1} c_{B_1} + F_{A_1 = B_1} \cdot F_{A_2} c_{B_2}$$

$$= F_{A_1} c_{B_1} + \overline{A_1} B_1 (A_2 B_2 + \overline{A_2} B_2)$$

$$F_{A=B} = (A_1 B_1 + \overline{A_1} B_1) (A_2 B_2 + \overline{A_2} B_2)$$

= FA,=B, FA0=B.



(2) 典型数位	红线	E.				
四位数值			4 HC85			
数值比较	交流的	过数:	扩展			
5 串联						
~ {	(快)					
(3) 为证税						
、半加器	西门	1位=	进剂数	相加	寸,不考虑	低位的进位
半かる	考点	£				
半如太	A			位C	和S	
	0	O		O	0	
	0	,		0	ı	
	1	0	_ < < < >	0	ı	
	ı	ı		l	0	
	S	ÄE	$B + A\bar{B}$	= A($\ni \mathcal{B}$	
	C	= Al	3			
全加森		V	上一级证进	企		
	A	В	C,	5	Co	
	0	0	$\overline{\mathcal{D}}$	O	0	
	0	0	l	1	0	
	0	1	0	1	0	
	0	1	ı	0	1	
	t	0	0	ı	0	
	1	0	1	0	ı	
	ı	ı	0	0	1	
	1	ı	1	1	I	

8 组合可编程逻辑条件

PLD: Programmable Logic Device

(1)性精特点、

① 逻辑 功能强

@集成度高


回设计方法灵话 四具有完善允进而开发工具 日系统处理建度 忘 日系统具有加急功能 回使用方便 心分类 PROM PLA ① 按答度分 「低速度 LOPLD」 GAL PLD S各度 HOPLD CPLD FPGA 日按结构特点分 | PAL. GAL. CPLD | PAL. GAL. CPLD | PAL. GAL. CPLD | 単元型(基于1) PAGA (3) PUD 亚逻辑符号表示方法 门阵引加身个交叉点、都是一个"单元" 连接方式 硬成连接 就 可编程接通单元 —* 被编程操除单元 —— 他的组合逻辑电路四户口实现

84 锁存器和触发器

- 1 根弦
 - 时序逻辑电路的基本结构

存储电路:保存电路当前的状态


组合逻辑电路。逻辑运真




基本双稳态电路

电路一旦进入某一种逻辑状态,


就的长期保持该水态不变。




豆 反怎输出




- 2 SR铁存器
 - 11 用或非门组成的SR锁存器/基本SR锁存器











(3) 门程SR锁存器




功龄起

E	S	R	Q	\overline{Q}	功節
0	X	X	不芰	破	保持
ı	o	0	不芰	不爱	併持
ı	O		0	l	Resex
ı	ı	O	1	O	Set
ı		١	ı	1	非经状态

逻辑符号






功舒表

E	D	U	ā	功舒
0	X	不爱	不変	保持
ı	0	o	1	置。
ì	ı	ı	0	置。置

(2) D被存器的动态特性



传输延迟时间 tod (D=Q):新生信号对新入信号的 哈尼延迟时间。

建立时间 tu: D信号对下降的心最小提前量

保持时间 妍:D信号电平在E电平下降后需要继续保持的


最为时间


脉冲宽度 tw E信号的宽度不外于tw

4 圣从口触发器

(1) 毛从口触发器的结构及工作原理 (额 电平敏感 较存器 V.s 触发器: 触发方式不同)触 边沿敏感

孟HD触发器







D触发器特性方程 Qn+1 = D

(2)有其他控制端的口触发器

逻辑符号




特性表




回写输入端 (同步清惠端) 同步置 流

闰岁清君诸:清君输入有敌,且中心有效跳至治到来时,才转将触发器清零.




闰步置·端: 预置输入有效, 且中心有效跳至治到来时,才转将触发器置!



③ 带有使的猪的刀触发器

功能(En=0 以保持不变 En=1 在CP作用下,Q=D





传输延迟时间tpa (CD+Q)

建立时间长山

(D→ CP)

D指南于CP的上升程

保持时间 出

(D)


D在CP上开始到来后 还在保持一段时间。

孩时的心最小值为好

敏发脉冲霓度 tw (CP)

最高时钟频率 femax femax = femin


5 维特阻塞口触发器



6 触发器心逻艺	海地的			
表明其状态与	输入信	岩之间的	逻辑关系	
描述方法 {	特性表		•	
描述方法	特性方	柱		
	状态图			
	时序破	形图		
触发器投资系	事功行分分	美		
くり無	发态	·		
	数公			
T能	发态		40.5	
SRÉ	虫发态			
		110		
(1) D 触发器				
逻辑符号				
上升拾触岁			下降沿部	G C
D — 10	<u> </u>		D — 10	_ Q
AT CP—>ci	b—	74	CP-0> C1	_p—
特招表				
D	Qn	Q^{n+1}		
O	0	0		
0	1	0		
l	0	l		
l	ı	ı		
转性方称	12 ⁿ⁺¹	= D		








(2) JK能发器

逻辑符号

下降沿触发



特性表


J	K	Q^n	Q^{n+1}	说明	
0	0	0	0	状态不妄	
0	0	ı	ı	小心小 多	
0	1	0	0	量。	
0		ı	0		
1	0	0	ı	温	
1	D	,	l		
1	ı	0	,	EM UD	
ı	ı	1	0	有好	

特性方程

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$


状怎圈

JK




用口触发器构造JK触发器

$$\begin{cases} Q^{n+1} = D \\ Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n \\ \Rightarrow D = J\overline{Q^n} + \overline{K}Q^n \end{cases}$$




(3) 下触发器

逻辑符号



特好表

T	Q"	Q^{n+1}
0	0	0
0	ı	1
l	0	l



特性表

S	R	Q^n	Q^{n+1}	说明	
0	0	0	0	状态不多	
0	0	ı	1	小心小乡	
0	1	0	0		
0	ı	ı	0		
1	0	0	ı	星	
1	D	1	1		
1	,	0	不确定	7 262	
1	ı	ı	不确定	不石甸室	

特性方程

$$SR = 0 (约束条件)$$

§ 5 时序逻辑电路 1 时序逻辑电路的基本概念、 数字电路人组合逻辑电路 时序逻辑电路 5 结构特点 6 记忆元件 存在反馈通路 动作特点:输出与输入处电路状态有关 输入信号 I=(I,I,···,I) 输出信号 0=(0,0,…,0;) 存储电路分输入 E=(E, E, ..., Ek) 姐仓 电路 存储电路 一般励扬程 E=f,(I,S) 状态方程 Sh+1 = f(E,Sh) 输出活程 $0 = f_3(I, S)$ 时序电路的分类 接动作特点、 6 同步时序电路·统一的时钟源、状态同时换新 异步时序电路·没有统一的时钟源 电路中只要有 1个CP没有连在一起,就是开步..... 接输给号特点 米利型:输出与输入及触发器状态有关O=h(I,S)

移型 输出只取决于触发器状态 O=h(s)

时序逻辑功能叫描述

方程描述: 逻辑话程组

图表描述 < 状气转换表 状气转换图

时序图

Example

三數版标记 D。=(Q,+Q0)A

D. = Q.A

状态程 $Q^{n+1} = D \Rightarrow \{Q_o^{n+1} = (Q_o^n + Q_o^n)A\}$

输出方程 X=QQ。


Y = (Q1+Q0) A

状态转换表

Q ⁿ Q ⁿ	Qinn Q	V	
W ₁ W ₀	A = 0	A=1	*
00	00/0	10/0	0
01	00/1	01/0	ı
10	00/1	11/0	0
11	00/1	0110	0


状态转换图

Q,Q,/X AIY



- 2 阿步时序逻辑电路的分析 为强 0 列马石程
 - 回列图表

图石角色功的 经强功的 验证自启动



0到着程组

鹅励方程 Ti = Q。A

T. = A


状态方程 下触发器 Qn+1 = T田Qn

 $Q_i^{n+1} = (Q_o^n A) \oplus Q_i^n$

Q. = A D Q.

输出活程 Y=QQ.A

回到国表



日检查的百百名动, 通逻辑图

Example 1

用口触发器设计一个8421300码同步+进制加计数器


①分析:对时钟脉冲进行计数,每个脉冲作用下+1十个状态 > 4个口触发器 Q=(Q3, Q1, Q2) 稳分型电路

回引转换表

	现	ない			少久	な	4	ラジ	数后	够	3
Q3	Q,	Q'n	Q."	Q3	Prti	Q1+1	Q0+1	D,	D.	D_{i}	Do
D	0	0	0	0	0	0	1	0	0	0	
0	0	0	1	0	0	ı	D	0	0	1	D
0	0	1	D	O	0	1	,	O	0	1	1
0	0	1		0	1	0	0	0	ı	0	0
0	1	0	0	0	1	0	1	0	1	0	1
0	1	0	1	D	1	ı	0	D	ı	1	0
D	1		0	O	ł	J	ı	O	ì)	1
O	١	,	ı	ı	O	0	0	ı	0	0	0
1	O	0	D	l	0	0	1	l	0	0	Ł
l	0	0	ı	0	0	0	0	0	0	0	0

\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	. 0.				
0,0,	00	01	11	10	ı
00	0	0	0	0	
01	0	0		0	
11	×	×	X	X	
, 0	1	0	×	X	

 $D_3 = Q_2^n Q_1^n Q_0^n + Q_3^n \overline{Q_0^n}$



D_{i}	3	Q_z^n	Q,"	+ 6	r Q	+	$\bar{Q}_{i}^{n}G$	ก็ผู้


(D_i)				
0,0,	00	01	11	10
00	0	1	0	1
01	0	1	0	
11	×	×	×	Х
10	0	0	×	×


D. = Q3 Q, Q. +	Q' Q"
4	

(D_o)				
0,0,	00	01	11	10
00		0	0	
01	ı	0	0	
11	X	X	×	×
10		0	×	~

$$D_o = \overline{Q}_o^n$$

四面逻辑图(略.不相画了)






<i>C</i> ⁿ	5nti	1/7
	A = 0	A =1
5.	5,/0	5.10
5,	5./0	5.10 全年
5,	5,/1	5, 10
S	5./0	5,10

回状态化简


Cn	5nti	14	
<i>)</i> 	A = 0	A =1	
5.	5,/0	5,10	
5,	5./0	52/0	
52	5./1	5, 10	



田状态编码

So = 00	5,=01	52=11
ς ⁿ	5 ^{nti}	18
7	A = 0	A =1
00	00/0	01/0
01	00/0	11/0
11	00/1	11 /0

图 状态	气卷	23	角	级品	. 21	1			
			车沿着	政感员	JK	阿岩	2500		
田本	敷后	力方术	和护	前头站	怪				
			值老						
Q_i^n (Jon 1	A	Q_1^{n+1}	Q_o^{n+1}	Y	J.	K,	Jo	Ko
	0	0	0	D	0	0	X	0	X
D	0	1	0	1	0	0	X	ı	X
0	ı	0	0	0	0	0	X	X	1
O	1	1	ı	l	0	ı	X	X	0
ı	1	0	0	O	1	X	ı	X	l
l	1	,)	1	0	×	0	×	Ö
卡林	月	KI	้อ	_ (()					
					(K)				
J, Q	100	01	11	10	(k_1)	0,00	01	11	10
o	0	0	×	×		X	Х	ı	X
1	0		X	✓				1	
$\int_{1} = Q_{0}A \qquad \qquad K_{1} = \tilde{A}$									
		-	Q. A	×	(F)	×	K _I	$= \widetilde{A}$	X
J. Q	1Q0 00	l, = 01		10	K.	X Q. Q.		<u> </u>	10
Jo Q	120		Q.A		K.	00	K,	$= \tilde{A}$	
Ā	100	01	Q. A	10	K.	00	K,	$= \tilde{A}$	10
A o	0	01 ×	Q _o A	/D X	K.	Q1Q0 00	K ₁ 01 1 0	$=\widehat{A}$	/D X X
A o	0	01 × ×	Q _o A	/D X	K.	Q1Q0 00	K ₁ 01 1 0	$= \widehat{A}$ I O	/D X X
A o	0	01 × × J _o =	Q _o A X X	/D X X	K.	Q1Q0 00	K ₁ 01 1 0 K ₀	$= \widehat{A}$ I O	/D X X




4 异步时序逻辑电路的分析 5 没有统一的时钟脉冲,电路状态不是同时更新的触发发有时钟脉冲沿作用时,状态发生变化,


反,则状态不变

步强

田岛福 时钟方程、激励方程、状态方程、输出方程 回到周朝 万 描述逻辑功能、检查自己动功能 Example 口 时钟方程 CP. = CLK CPI = Q. 褐加茄程 $D_o = \overline{Q}_o$ $D_i = \bar{Q}_i$ Qn+1 = D cpn + Qn cpn 状态和 Qnt1 = Qn CPn + Qn CPn Qi = Qi cpn + Qi cpn 输出方程 3 = Q, Q. 回状态转换表 Q1 120 n+1 Bin Q. cp. cp. Z 0 0 0 1 状态图 Q1Q1/Z



时序图



②逻辑功能分析 异步-进制核计数器

5 寄存器和移位寄存器

寄存器。

数字系统中国来存储一组二值代码的逻辑部件一个寄存器可存储一位二进制代码

存储化位二值代码需要的个触发器


移位号存器 (同步时序电路)

既的寄存数码,又就在时钟脉冲的作用下使数码向高位或低位移动。

《单向移位》左移 公司移位

基本的移位寄存器 以舒用边沿敏感触发器)

并行数据输出端



激励敌 D。= 以 D,= 以 D,— 以 D

6 计数器


计数然的物


对输入证时钟脉冲进行计数

分类 (二进制) (加法) 有法 计进制 有法 万造

N位=进制计数益

按照二进制数的然选增或透成编码~计数态n位二进制计数器~模为2°,由n个触发器组成4位异步二进制加计数器





4位同步二进制加计数器

T触发器:TI翻转 To保持

$$\begin{cases}
T_0 = 1 \\
T_1 = Q_0 \\
T_2 = Q_0 Q_1 \\
T_3 = Q_0 Q_1 Q_2
\end{cases}$$

8 集成计数器而起用

≤进制 → 从进制

N<IM

反馈清考法

利用异步置零输入端,在M进制计数的计数过程中, 跳过M-N个状态,得到N进制计数器

反馈置数法

利用同步置数端,在M进制计数的计数过程中, 跳过M-N个状态,得到N进制计数器


N>M

多个芯片连接扩展

并行进位:低位片四进位作为高位片四使的 (同步)

中行进位。低位片心进位作为多位片心时钟 1年步)


至6 逻辑门电路




2 1/105 管及其开关特性


Mos 指務型 P的道 和居型 P的道

e.g. N沟道增强型Mos穹






MOS管开关电路



Ru 限流,加耗大 万用-←PIMOS代替Ru ⇒构成CIMOS 反相然


のなくり→截止→断开→新生」

②VI > Y → 可塑阻区→ 闭合 → 输出の Vas 足够大时, Ron 很小, Ra >> Ron



MOS管相当于一个由心。控制心无触点开关输入低电平,输出的电平 输入高电平,输出低电平

动态特性




存在极间电容

ton tour 传输延迟时间

- 3 基本 CMOS 逻辑的电路 1) CMOS 反相器
 - L=A

用PMOS代替电阻

即百科NMOS和PMOS构成CMOS 反相器



输入高电平生》的输出低电平比》的


特点


- O无论以高人低电平,不和下总是一个导通而另一个截止, CMOSm静态功耗几乎为零。
- ② MOS 管导通电阻低, 截止电阻高, 充敌电时间常数小, 射更强心常复载的力.
- Ø MOS管 IG≈O、输入电阻高。

电压和电流传输特性

$$V_0 = f(V_2)$$

 $\dot{v}_0 = f(\mathcal{V}_1)$





输入/输出逻辑电平

允许波动范围


17) 其他基本CINOS逻辑门电路

CMOS 57615

2个NMOS 串联 & 2个PMOS 并联

L = AB

n个输入端的与排约必须有n个NMOS含串联和n个PMOS含年联和n个PMOS含并联




2イルMOS并联 & 2イPMOS 串联

L = A+B

CIMOS代输的

NMOS和pMos源极和源极分别连在一至




4 CMOS逻辑的以不同输出结构 以保护和缓冲电路

4.1	输入保护	基理	输出设计	1/
V ₁	缓冲电路	功的电路	电路	v _o

输入端保护电路


当输入电压不在正常范围时,

二极穹等通,限制电压的增加.



CMOS逻辑门的缓冲电路

输入、输出端加了反相器作为缓冲电路




 $L = \overline{A} + \overline{B} = \overline{AB}$

(2) CMOS逻辑的以不同输出结构

CMOS漏极开路(00) 均与非约

D 结构及2作原理



$$L = \overline{AB} \cdot \overline{CD}$$

- ②上拉电阻对的分别危性的证影响
 - ·当其他门电路作为印门《复载时,印门称为驱动》, 后接门称为复载门。
 - ・上拉电阻局影响の几开关速度。

Ri 越小, 多截电台的危电时的希数越外, 开关越快

· 避免用的约驱动大阳电急性负载


田上拉电阻亚计算

$$R_{p(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$

$$R_{p(max)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$

田多园

实现多个逻辑门输出端的线与直接驱动大电流负载 实现逻辑电平妥换



静忘功耗

门电路学载时电源总电流3ng电源电压1nn的乘积
· CMOS静态功耗很低,有动态功耗
・ててし、静たか科学を安い
动态功耗 电路在输出状态转换时加加耗
$R = (C_{PO} + C_L) V_{PO}^2 f$
延时一功耗积 DP:tpaB
扇入/扇生数
扇入数取决于逻辑门心输入端个数
扇虫数 正常工作情况下, 附带同类竹山最大数目
(高电平崩出数 Non = Ion (宛动り) (広电平崩出数 Non = Ion (宛动り) 正电平崩出数 Non = Ion (宛动り) 正は(気動り)
低电平角出卷 Non = In (强动的)
若 Non + Nou,二者中数值小的为商出数。
6 逻辑描述中的几个问题
11) 正发逻辑问题
已发现特际规定
正逻辑(高电平) 发逻辑(高电平) (低电平) (低电平))
低电子 > 0 低电子 > 1
已发过转心等效到换
运过程~多效数数 与非 ⇔ 或 与 ⇔ 或 非 ⇔ 非 以基本逻辑内心多效符号及其在用
与⇔或
非台雅
四基本逻辑内的导致符号及其在用
(高电平有效 低电平有效
低电平有效



$$L = \overline{\overline{A} + \overline{B}} = AB$$



$$L = \overline{A}\overline{B} = A + B$$


- 7 逻辑的电路使用中的几个实际的题
 - (1)接口问题 (电压兼名、电流区面已)

竹电路输入、输出电压范围

电压兼名: 驱动心输出写在复载的输入范围内

扇虫问题。百分为各件外预为负载提供足够的拉电流或

灌电流




解决流: 电平转换微 外接上拉电阻……


四级动类它复载

显和性负载

机电性复载

的抗干扰措施
多余编入游心处程措施
山原则:不改变电路工作状态及可靠性
0 与其他输入端并联
② 与约、与非门输入端接区电源
或り、或非均衡入端接地。
法耦合流波电台
在直流电源和地之间接点耦合流波电名,消除干扰信号
接地和宝龙工艺
电源地、信号地分开;模拟地、数字地分开





文点	处有二	-极官	<u> </u>	→ 1		\	OE =)	与阻	
	无			0			DE =1	3	数据	输出
使的	旭	池						内	名	
ŌE	A,	A.	\overline{\begin{cases} \overline{Y}_o \end{cases} \end{cases}	Y,	7/2	<u>Y</u> 3	D3	$D_{\mathbf{z}}$	D,	D.
0	0	0	D	1	1	1	,	D	1	ı
0	0	1	, ^	0	1	1	,	1	0	1
0	,	0		1	0	1	0	ı	0	0
0	1	1	, 1	ı	1	0	1	ı	1	0
ı	×	X						喜	阻	

(3) 二维碎码与存储阵列 行到交叉处连接Mos含

4 RAMn结构和工作原理

《与ROM》最大区别:易失性 优点、可以快速随机存储数据

RAM {静志RAM (SRAM) 存储单元类似锁存器 动态 RAM (DRAM) 用电器器存储电荷保存口1

(1) GRAM

SRAM的基本结构及输入输出

地址设n A.~An-1

双向数据线m I/O。~ I/Om-1


名号 2°×m

_					_
2作模式	CE	WE	OE	I/O. ~ I/Om-1	
保持	l	χ	X	高阻	
读	0	l	D	数据输出	
29	0	0	X	数据输入	
输出无效	0	l	١	高祖	

5RAM以存储单元

只有在行、列这择成均为高电平时,才的访问存储单元

SP银存器



(7) DRAM

」→ 电层充电

0 > 电各放电


存储各量的扩展

《位扩展:芯片并联 字数扩展:外加译码器控制存储器芯片的片选使的

输入端来实现

§8 可编程逻辑器件

· 复杂可编程逻辑器件(CPLO)



1) 逻辑块

基本原理:①用与一或好到和触发器可实现任何组合/时序逻辑函数。

② 编程基于 EPROM 或 FLASH

- 四明编程内部连线
- 四月 1/0单元
- 2 现场可编程门阵列 (FPGA)
 - (1) 基本原理


用查找表(LUT)和触发器实现逻辑函数编程基于SRAM

四结构循介

逻辑块CLB

至连开关户几

1/0块



ROM的数据表

			31 V V	14,7	,,,,,			
D_k	D,	D_{8}	D_{y}	A_{n}	A_1	A_2	A_1	
0	0	0	0	0	0	0	0	_
1	0	0	0	1	0	0	0	
 0	1	0	0	0	1	0	0	
1	1	0	0	1	1	0	0	
 0	0	1	0	0	0	1	0	
1	1	1	0	1	0	1	0	
 0	0	0	1	0	1	1	0	
 1	1	1	0	1	1	1	0	
1	0	0	0	0	0	0	1	
 0	1	0	0	1	0	0	1	
1	1	0	0	0	1	0	1	
 0	0	1	0	1	1	0	1.	
1	1	0	0	0	0	1	1	
0	1	1	0	1	0	1	1	
1	1	1	0	0	1	1	1	
0:	0	0	1	1	1	1	1	

计数器状态表

$Q_1(A_1)$	$Q_1(A_2)$	$Q_i(A_i)$	$Q_{\mathfrak{g}}(A_{\mathfrak{g}})$	
0	1	1	1	
1	0	0	0	
 1	0	0	1	
1	0.	1	0	
 1	0	1	1	
1.	1	0	0	

Da	D_8	Di	$\mathcal{D}_{\scriptscriptstyle{m{b}}}$	U.	
0	i	à	١	3.5 V	
0	0	0	ı	p.5 V	
0	0	ı	0	<i>, V</i>	
0	0	ı	l	1.5 V	
o	ı	O	0	2 V	
0	0	•	1	1.5V	

对应的方面有多级的政形图

W	<i>'</i>	2	3	4	5	6
Vo	3.5V					
					2 V	
				1.5V		1.5V
			IV			
		0.5V		Q		
				~~\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		

2 A/D转换器


逐次比较型 A/D转换器

转换原理

- O取一个数学量加到D/A转换器上,输出一个对应的模拟电压的, 与待转换的模拟量处进行比较。若以当此,就得到35模 批量以相对应的数量。
- 回通常从高位到低位逐位增加数多量,经过多次比较后,就能找到与模拟量以相对在的数多量

Example

8位逐次比较型ADC



8位D/A转换器四输出模拟电压

$$V_o = -\frac{V_{REF}}{2^8} \frac{R_f}{R} \stackrel{?}{\underset{i=0}{\stackrel{?}{=}}} (D_i \quad 2^i)$$



$$V_0 = -\frac{V_{REF}}{2^6}(2^7 + 2^6) = 7.5V$$

 $V_1 < 7.5V$ 新华次总位1

$$V_0 = -\frac{V_{REF}}{2^8}(2^7 + 2^5) = 6.75V$$

 $V_2 > 6.75V$ 保留 3rd

小结

① 逐次比较型 A1D转换器完成-次转换所需时间与其位数 11和时钟脉冲频率有关

@ A/D转换器输出数量的位数越多,转换精度越高

逐次比较型AID转换器中面DIA转换器

